上海同济大学 电子与信息工程学院 电子科学与技术系简介

系主任：童美松    系副主任：尹学锋    

教学秘书：顾建鸣    科研秘书：潘兰萍

本学科方向的培养目标是高效能高性能系统用高端集成电路研发的学术型和专业实用型设计人才。本学科方向的一个特色是从提高各类系统（包括计算与信息处理系统、嵌入式系统、通信系统、多媒体系统、音视频系统、控制系统等）的性能、减少能源和资源的消耗、降低成本的角度，在综合评估系统的各项规格和指标的基础上，确定集成电路实现的最佳系统架构，按照集成电路设计的最有效的步骤，设计完成实用、经济、可靠的芯片。本学科方向培养的集成电路设计人才精通系统设计、硬件设计，和软件设计，适应涉及集成电路和系统设计的各种行业和职业的需求。本学科方向的另一个特色是基础理论与高端实践密切结合，把高等电路理论，信息论，概率论，矩阵论，集合论，编码理论等融合到集成电路设计从系统规格定义，软件模型建立，软硬件协同设计，电路逻辑设计，逻辑仿真，到逻辑综合，物理设计，硬件仿真验证，形式验证，电路的可测试性，布局布线等各个环节，真正设计出具有国际先进水平的实用、经济、可靠的芯片。本学科方向的优势在于国际一流的师资队伍，国际先进的集成电路系统设计、验证、实验平台环境，以及国际最前沿的集成电路设计实践项目。本学科方向有多位具有国外高端集成电路设计工作经历的教师，含老中青各个层次精通集成电路设计各个环节的教师梯队。本学科方向的系统级集成电路设计、验证、实验平台，可以进行高达1千5百万晶体管的芯片和IP核开发工作，适用于各类集成电路，包括多媒体片上系统，数模混合集成电路，模拟集成电路，电力电子器件控制集成电路的设计和系统验证。本学科方向的科研团队承担了多项国家、省部级项目和企业合作项目，设计成功了多款具有国际或国内领先水平的多媒体芯片，数字模拟转换芯片，电源管理芯片，电力电子器件控制触发芯片等，为研究生提供了国际最前沿的集成电路设计实践机会。

SoC方法和技术方向的主要研究内容包括SoC与嵌入式系统开发、SoC设计方法学、VLSI测试与验证、可信与容错结构、可重构计算（电子科学与技术和计算机科学与技术的重要交叉研究方向）等。本方向的主要研究成果包括：（1）在SoC与嵌入式系统开发方面，建立了一个嵌入式系统测试与评估平台，登记了5项软件著作权，完成了由华东计算技术研究所开发的一款类VxWorks嵌入式操作系统ReWorks的实时性能参数测量、API与POSIX的一致性测试、与VxWorks的兼容性测试（部分）。还完成了由上海电器科学研究所（集团）有限公司、上海邮电通信设备股份有限公司、上海华虹计通智能卡系统有限公司等单位生产的轨道交通AFC终端设备、乘客信息系统终端控制设备、车辆工况监测、电力监控、车站设备监控系统中的嵌入式系统的功能测试和效率测试。（2）在SoC设计方法学方面，主要研究SoC设计中的软硬件划分、协同设计、IP核重用、低功耗设计等，已出版《SoC设计原理》（十一五规划教材）、《网络综合原理》教材两部，研究了遗传算法、蚁群算法等智能算法在SoC软硬件划分中的应用、提出并初步实现了基于实例推理的软硬件划分方法及IP核重用方案。（3）在VLSI测试与验证方面，开发了一个基于概率的门级电路可靠性评估程序，支持两阶段（TP）算法、差错传播概率（EPP）方法及概率转移矩阵（PTM）方法，该软件获得了软件著作权登记，可以用于评估中规模和大规模门级电路（近似于ISCAS85基准电路的规模）的可靠性。将多值逻辑理论应用于数字系统的设计、测试与验证中，建立了适用于VLSI设计与测试的多值开关级代数；提出了开关级差分理论，并应用该理论提出了CMOS电路的开关级测试生成算法；进行了基于多值逻辑的并发测试与内建自测试（BIST）技术研究。（4）在可信与容错结构方面，提出了交替互补逻辑设计方法，设计了多模冗余系统的自诊断结构（获得了一项国家发明专利）、故障安全比较器，研制了CMOS三值判决器件等。

本学科方向以高性能处理器设计为主要研究方向，近年来承担了多项国家及省部级科研项目，涉及32位、64位CPU和DSP的设计及关键技术研究。其中，“32位高性能嵌入式CPU开发”（863项目）研发的32位全定制CPU BC320，是当时国内设计完成的CPU芯片中唯一采用全定制正向设计流程设计成功的处理器芯片，主频为当时已鉴定的国产CPU中最高，而功耗和芯片面积均约为国内同类芯片的一半，并获2004年上海工博会创新奖。同济大学高性能处理器设计团队与国外有关单位建立了长期合作关系，尤其与法国的科研单位和企业有着广泛深入的交流合作，在多处理器芯片方面紧密合作共同研发，如863项目“64位可扩展多处理器芯片中法合作模式与关键技术研究”及“中法合作多核CPU”，科技部国际合作项目“基于片上网络的类MIPS体系结构单指令多数据流多核CPU研发”。经过多年努力，同济大学在高性能处理器设计方面已具备了从体系结构、逻辑设计、验证、综合、电路设计、定制版图到自动布局布线，以及生产封装测试管理全覆盖的研发能力，是国内最早采用90nm工艺进行项目研发设计的科研单位之一，专门制订了超深亚微米工艺下全定制设计流程，整合各EDA厂商的工具，形成完整的超深亚微米设计方法学及工具链，掌握了基于超深亚微米全定制设计的低功耗设计技术、抗串扰技术、处理器芯片集成技术。同济大学通过政府科研经费资助、校企合作等方式，置备了用于高性能处理器设计与研究的软硬件设备，拥有市场价值近2000万元的先进硬件仿真设备及芯片测试系统，并与集成电路设计工具厂商建立联合实验室，在设备上已达到世界一流集成电路设计企业水平，为高性能处理器的研发提供了有力的保障。同济大学高性能处理器设计团队在8年研究与开发的积累基础上，比较了多种CPU、DSP的体系结构，完成了大量仿真工作。自2008年至今，在单核处理器体系结构、多核处理器体系结构、芯片测试、可编程器件等领域已有五项重大技术突破及配套的8个创新，自信处于国际前沿位置。目前团队正在对这些技术创新建模证明，计划在取得充分的实证数据后，于明年在国际一流期刊发表相关论文并推动产业化，进一步提升同济大学在高性能处理器设计与研究领域的学科地位。

本学科方向主要以中远红外传感器件的研究及应用为主，其中又以8-12 微米波段红外材料的生长机理研究与应用为特色，中远红外传感器件军事及民用方面都具有十分重要的意义。目前我国在这一波段主要使用低温工作的Ⅱ—Ⅵ族的HgCdTe（碲镉汞）探测器，并已取得了很多重大成果。但是，碲镉汞晶体还存在着结构完整性差、合金组份不均匀等缺点，并且由于随着温度的升高，碲镉汞合金的禁带宽度变宽，因此理论上在完全不致冷的情况下，其室温截止波长无法达到8-12 微米波段。而工作在这一波段的热释电探测器，室温探测率虽然能达到1×10⁸ cm•Hz^1/2W^-1，但响应时间为微妙量级。由于响应速度慢，这种探测器可以民用，但无法满足要求高速响应的军用需求。因此，探索新材料，研制出8-12 微米波段的高速高灵敏度室温红外探测器显得尤其重要。Ⅲ-Ⅴ族InAsSb（铟砷锑）材料的带隙可以小到0.1 eV，理论上其室温截止波长能达到8-12 微米。但是，由于长波InAsSb外延层与二元化合物衬底材料之间的晶格失配度（>6%）大，因此很难生长出这一波段的高质量的InAsSb单晶。国外用分子束外延（MBE）、金属有机化学气相淀积（MOCVD）、及液相外延（LPE）技术生长出了截止波长8-12 微米的InAsSb外延层，外延层的厚度约为2-10 微米，由于外延层与衬底之间严重的晶格失配，导致外延层中的位错密度高达10⁷-10⁹ cm^-2量级，室温电子迁移率<4×10⁴ cm²/Vs，严重地影响了探测器的性能。本学科方向的研究团队通过改变常规的液相外延（LPE）生长工艺，发明了熔体外延（melt epitaxy, 简称ME）法，并用ME法生长出了8-12 微米波段的InAsSb（铟砷锑）厚膜单晶材料；在国家自然科学基金的资助下（项目批准号：60376002、60644005、60777022），用ME法在国内率先生长出了厚度达到数十~100 微米的InAsSb外延单晶，截止波长进入8-12 微米波段。测量结果表明，InAsSb材料具有良好的单晶取向和结晶质量，位错密度达到10⁴ cm^-2量级。由该项目提供的材料，在国内某军工企业已制作出了2-10微米波段的高灵敏度InAsSb室温红外探测器。目前，项目研究成果取得了国内外学者的一致认可，并在国内外学术刊物上发表了SCI论文16篇，获国家发明专利（授权）一项。

本学科方向通过研究无线通信系统中，高频电磁波在各种典型场景中传播时和环境之间的关联，对电波传播信道在空间、时间和频率域中的选择性、传播路径的稀疏性进行分析，进而构建基于理论、仿真或实测数据的无线信道统计模型。利用产生的数学模型，重构无线信道随机样本，以支撑无线通信系统的性能仿真和物理层多种算法的优化及设计。本学科研究方向还包含与电波传播有关的各种应用，其中包括对移动终端或移动散射体的定位和跟踪，利用无线广播信号作为雷达照明源跟踪和识别雷达目标等。本学科方向的研究团队自2009年先后承担了由教育部、上海科委、华为、以及韩国国立电子与电信研究所资助的多项信道研究项目，在信道参数估计上首创了信道多维功率谱估计算法，并将随机传播图论用于仿真信道模型的构建，完成多项信道分析软件的编写，发表论文近20篇，在国内外信道研究领域具有一定的影响力。